Susana Ortega Cisneros

Laboratorio de Diseño Electrónico

Investigador Titular "Cinvestav 3C"

SNII II

(33) 3777-3600 Ext.1069

susana.ortega@cinvestav.mx

• Diseño de circuitos Integrados Digitales.
• Diseño Digital de arquitecturas on-chip. Verificación pre-silicio de Circuitos Integrados Digitales.
• Sistemas electrónicos de aceleración de hardware para procesamiento de imágenes con redes neuronales.
• Diseño de Circuitos con Protocolos de Sincronización ST (Self-Timed).
• Prototipado de circuitos aritméticos, redes neuronales y microprocesadores en dispositivos FPGAs.
• Diseño de unidades aritméticas para DSPs prototipadas en dispositivos reconfigurables.
• Sistemas electrónicos aplicados a la biomedicina.

Doctora en Ingeniería Informática y de Telecomunicación por la Universidad Autónoma de Madrid en España.
Maestra en Ciencias en Ingeniería Eléctrica por el Centro de Investigación y de Estudios Avanzados del Instituto Politécnico Nacional en CINVESTAV CDMX.
Ingeniera en Comunicaciones y Electrónica por el Centro Universitario de Ciencias Exactas e Ingenierías de la Universidad de Guadalajara.
Diplomado en Ingeniería para el Diseño de Automatización y Robótica, Centro de Educación Continua y Abierta de la Universidad de Guadalajara.
Ganadora del primer lugar en el concurso de diseño de chips de código abierto generado por inteligencia artificial 2023, convocado por la compañía “Efabless” con el proyecto “IA by IA” junto con su estudiante de Doctorado Emilio Issac Baunganten Leon.
Ha ganado las convocatorias de 2021 al 2023 en MPW Open Source de la empresa “Efaless” junto con su equipo de estudiantes, por lo que les han fabricado 15 circuitos integrados de diversas aplicaciones.
La producción académica de La Dra. Susana Ortega es notable, más de 50 artículos originales de investigación publicados en extenso en revistas de prestigio internacional con arbitraje estricto y con factor de impacto dentro del JCR y más de 130 publicaciones en extenso en memorias de congresos internacionales y nacionales con arbitraje estricto. Además, ha dirigido la formación de 18 doctores y 48 maestros en ciencias, contribuyendo significativamente al desarrollo de talento en su campo.
De octubre de 2023 a la fecha Directora de Cinvestav Unidad Guadalajara.
Del 2019 a 2021 Secretaria Académica de la unidad, entre uno de los logros más destacados fue el de homologar el programa de maestría de consolidado a nivel internacional dentro del Programa Nacional de Posgrados de Calidad (PNPC).

• Macro Memory Cell Generator for SKY130 PDK. (2024) IEEE Access, pp.1-14. Volume 12. Emilio Isaac Baungarten-Leon, Susana Ortega-Cisneros, German Pinedo-Diaz, Miguel Angel Rivera Acosta, Francisco Javier Rodriguez Navarrete, Uriel Jaramillo-Toral, Cristian torres González and Juan Carlos Garcia Lopez. DOI: 10.1109/ACCESS.2024.3393479
• Design and Test of Offset Quadrature Phase-Shift Keying Modulator with GF180MCU Open Source Process Design Kit. (2024) Electronics (Switzerland), 13(9), 1705; Emma Mascorro-Guardado, Susana Ortega-Cisneros, Emilio Isaac Baungarten-Leon, Luis A. Luna-Rodriguez, Uriel Jaramillo-Toral, Manuel Hernández-Aramburo and Emanuel Murillo-García. DOI: https://doi.org/10.3390/electronics13091705
• The Genesis of AI by AI Integrated Circuit: Where AI Creates AI. (2024) Electronics (Switzerland), 13(9), 1704; Emilio Isaac Baungarten-Leon, Susana Ortega-Cisneros, Mohamed Abdelmoneum,Ruth Yadira Vidana Morales andGerman Pinedo-Diaz . DOI: https://doi.org/10.3390/electronics13091704
• On the Retiming for Register Minimization by Means of Breadth Coefficients Matrix. (2024) IEEE Embedded Systems Letters, pp. 1-1. H. Emmanuel Muñoz; Jorge Rivera; Susana Ortega–Cisneros; Diego H. Gaytàn–Rivas. DOI: 10.1109/LES.2024.3435388
• Design and Implementation of a NoC-Based Convolution Architecture With GEMM and Systolic Arrays. (2023) IEEE Embedded Systems Letters. Ortega-Cisneros, S., pp. 1-1. DOI: 10.1109/LES.2023.3321019
• Vector Accelerator Unit for Caravel. (2023) IEEE Embedded Systems Letters, pp. 1-1. Baungarten-Leon, E.I., Ortega-Cisneros, S., Jaramillo-Toral, U., Rodriguez-Navarrete, F.J., Pizano-Escalante, L., Raygoza-Panduro, J.J. DOI: 10.1109/LES.2023.3267341
• A Reduced Hardware SNG for Stochastic Computing. (2023) Electronics (Switzerland), 12 (16), art. no. 3383. López-Magaña, C., Rivera, J., Ortega-Cisneros, S., Sandoval-Ibarra, F., Del Valle, J.L. DOI: 10.3390/electronics12163383
• Towards On-Board SAR Processing with FPGA Accelerators and a PCIe Interface. (2023) Electronics (Switzerland), 12 (12), art. no. 2558. Baungarten-Leon, E.I., Martín-del-Campo-Becerra, G.D., Ortega-Cisneros, S., Schlemon, M., Rivera, J., Reigber, A. DOI: 10.3390/electronics12122558

• Arquitectura reconfigurable de memorias para procesamiento en paralelo y aceleración de algoritmos.
• Diseño de una NoC homogénea para la implementación de aceleradores en dispositivos reconfigurables.
• Aceleración de algoritmos de álgebra geométrica implementados en GPU.
• Reconocimiento de micropartículas de polen con algoritmos de procesamiento de imágenes implementados en hardware.
• Acelerador FFT en FPGA Orientado al Procesamiento SAR Aerotransportado.

• Libro: Exception Handling Fundamentals and Programming. Pedro Mejia Alvarez, Raul E. Gonzalez Torres and Susana Ortega Cisneros. ISSN 2191-5768, ISSN 2191-5776 (electronic). Springer. Briefs in Computer Science (2024). DOI: https://doi.org/10.1007/978-3-031-50681-9
• Libro: Real-Time Database Systems Fundamentals, Architectures and Applications. Pedro Mejia Alvarez, Ricardo J. Zavaleta Vazquez, Susana Ortega Cisneros and Raul E. Gonzalez Torres eros. ISSN 2191-5768, ISSN 2191-5776 (electronic). Springer. Briefs in Computer Science (2024). DOI: https://doi.org/10.1007/978-3-031-44230-8
• Libro: Main Memory Management on Relational Database Systems. Pedro Mejia Alvarez Marcelo Leon Ayala and Susana Ortega Cisneros. ISSN 2191-5768, ISSN 2191-5776 (electronic). Springer. Briefs in Computer Science (2022). DOI https://doi.org/10.1007/978-3-031-13295-7

• "Metodología para la implementación de SOC desde RTL a GDSII, para ASICs a medida. Emilio Isaac Baungarten.(Emilio.baungarten@cinvestav.mx) Doctorado
• Diseño e Implementación de un Procesador Superescalar Fuera de Orden con Caché Multinivel basado en RISC-V. Francisco Javier Rodriguez Navarrete (francisco.rguezn@cinvestav.mx) Doctorado
• Análisis de enfermedades en retina usando aprendizaje profundo y tomografía de coherencia óptica.(german.pinedo@cinvestav.mx) Doctorado
• Desarrollo de Celdas Estándar de Señal Mixta con Herramientas Comerciales. Adanely del Refugio Jiménez Mireles (adanely.jimenez@cinvestav.mx) Maestría
• Diseño de Hardware e implementación de Operaciones de Redes Neuronales para Visión Computacional en un Procesador Especializado Martin González Pérez Maestría (martin.perez@cinvestav.mx) Maestría
• Implementación de sistemas de encriptación a nivel layout. Uriel Jaramillo Toral.(uriel.jaramillo@cinvestav.mx) Maestría

• Asesora del Grupo de Afinidad de la Rama Estudiantil Women in Engineering CINVESTAV Guadalajara, (2015-2024)
• Colaboración de investigación con el “Hausdorff Center for Mathematics” de la Universidad de Bonn, Alemania (2022-2024)
• Colaboración de investigación con el “German Aerospace Center” del “Microwaves and Radar Institute”, Alemania (2020-2024)
• Organizadora del “Global Grand challenges Summit Mexico Satellite event 2019”, el cual formó parte del “Global Grand Challenges Summit”, el cual es organizado por la “Royal Academy of Engineering” de Londres.
• Evaluadora dentro de la copa Intel, concurso de diseño electrónico, hospedado por el Instituto Tecnológico de Beijing, China, 2012.